저전력 시냅스 소자 구현을 위한 나노소재 기반 저항 변화 메모리의 개발
Development of Nanomaterial-based Resistive Switching Memory for Low-Power Synaptic Device
- 주제(키워드) 도움말 RRAM , Sneak path current , Single-walled carbon nanotubes , Molybdenum disulfide , Rectifying current ratio
- 발행기관 강릉원주대학교 일반대학원
- 지도교수 도움말 권민우
- 발행년도 2024
- 학위수여년월 2024. 2
- 학위명 석사
- 학과 및 전공 도움말 일반대학원 전자공학과
- 세부분야 해당없음
- 실제URI http://www.dcollection.net/handler/kangnung/000000011648
- UCI I804:42001-000000011648
- 본문언어 한국어
초록/요약 도움말
시냅스 소자 기반 저항 변화 메모리 (RRAM) 은 비휘발성 (Non-volatile), 우수한 동작 속도, 낮은 전력 소비, 확장성 및 간단한 제조 공정으로 인해 뉴로모픽 메모리 시스템 내에서 주목을 받아왔다. RRAM 소자는 시냅스 어레이 구현 및 소자의 집적화에 따른 크로스토크 문제로 인해 신뢰성 문제 및 역 전류 (Sneak path current) 에 직면해 있다. 이러한 문제를 해결하기 위해 RRAM 소자는 새로운 구조 및 새로운 물질 개발에 대한 연구가 진행되고 있다. 본 연구에서는 1차원 나노소재인 단일 벽 탄소나노튜브 (SWCNTs) 와 2차원 나노소재인 molybdenum disulfide (MoS2) 을 전극 및 스위칭 레이어로 적용하여 나노소재 기반의 RRAM 소자를 제안한다. RRAM 소자의 동작 전압을 낮추기 위해 SWCNTs를 상부 전극 및 하부 전극으로 합성하는 딥 코팅 (Dip-coating) 솔루션을 채택하였다. 제안된 SWCNTs 기반의 RRAM 소자는 I-V 특성을 추출하고 단극 스위칭 (Unipolar switching) 동작, 낮은 SET & RESET 동작 전압, 메모리 윈도우 ON/OFF ratio 값을 분석하였다. SWCNTs 기반의 RRAM 소자는 연속적인 전압 펄스에 의해 시냅스 weight의 점진적인 potentiation 과 depression 학습을 수행하는 멀티 레벨 메모리 상태 표현을 보여주었다. 또한 팔라듐 (Pd) 나노닷 임베디드 기술과 MoS2 나노시트 합성 기법을 이용하여 RRAM 소자의 스위칭 레이어를 제작하였다. Pd-MoS2 구조 기반 RRAM 소자는 쇼트키 접합을 통해 자가 정류 (Self-rectifying) 스위칭 동작을 수행하였으며, 스위칭 분산이 낮은 양극 스위칭 (Bipolar switching) I-V 커브를 보였다. 제작된 가로 방향 전도성 필라멘트 기반 RRAM 소자는 sneak path current를 효과적으로 완화시키고 SET & RESET 동작 전압, rectifying current ratio (> 6 × 10), 안정적인 메모리 윈도우의 ON/OFF ratio (103) 을 달성하였다. Synaptic device-based resistive switching memory (RRAM) has attracted attention within neuromorphic memory systems due to its non-volatile, excellent operating speed, low power consumption, scalability, and possible simple fabrication processes. RRAM faces reliability issues and reverse current (sneak path current) due to cross-talk problems resulting from synaptic array implementation and device integration. To address these challenges, research is ongoing on the development of new structures and materials in RRAM. This research proposes a nanomaterial-based RRAM by applying 1-dimensional such as single-walled carbon nanotubes (SWCNTs) and 2-dimensional such as molybdenum disulfide (MoS2) as electrodes and switching layers. A Dip-coating solution synthesizing SWNCTs as both top and bottom electrodes was adopted to reduce the operating voltage of the RRAM. The proposed SWNCTs-based RRAM extracted I-V characteristics and analyzed unipolar switching operation, low SET & RESET operating voltage, and memory window ON/OFF ratio. Additionally, by continuous voltage pulses, SWCNTs-based RRAM devices demonstrated a multi-level memory state that performs progressive potentiation & depression learning of synaptic weight. Furthermore, palladium (Pd) nanodot embedding technology and MoS2 nanosheet synthesis method were employed to fabricate the switching layer of the RRAM. The Pd-MoS2 structure-based RRAM performed self-rectifying switching behavior through the Schottky junction and exhibited bipolar switching I-V curves with low switching dispersion. The fabricated lateral conductive filaments (CFs) - based RRAM effectively mitigated sneak path current, achieving low SET & RESET operating voltages, a rectifying current ratio (> 6 × 10), and a stable memory window ON/OFF ratio (103).
more목차 도움말
국문 요약 Ⅰ
영문 요약 Ⅱ
그림 목차 Ⅵ
표 목차 Ⅹ
제 1장 서론 1
1.1 뉴로모픽 시스템 1
1.2 차세대 멤리스터 기반 시냅스 소자 3
제 2장 이론적 배경 4
2.1 저항 변화 메모리 (RRAM) 4
2.2 저항 변화 메모리의 구조 및 저항 스위칭 메커니즘 5
2.3 Self-rectifying 저항 변화 메모리 구현의 필요성 9
2.4 Self-rectifying 저항 변화 메모리의 연구 동향 10
제 3장 나노소재의 도입 12
3.1 1차원 나노소재 – 단일 벽 탄소나노튜브 (SWCNTs) 12
3.2 SWCNTs 합성을 위한 Dip-coating 기법 14
3.3 2차원 나노소재 – Molybdenum Disulfide (MoS2) 16
3.4 MoS2 합성을 위한 CVD 기법 17
제 4장 저항 변화 메모리 공정 및 측정 방법 19
4.1 클리닝 및 포토 공정 방법 19
4.2 DC Sputtering 공정 방법 21
4.3 저항 변화 메모리의 측정 방법 24
제 5장 SWCNTs 기반의 저항 변화 메모리 26
5.1 제안된 SWCNTs 기반의 저항 변화 메모리 구조 소개 26
5.2 SWCNTs 나노시트 기반의 저항 변화 메모리 소자 구현 27
5.2.1 SWCNTs 나노시트 기반의 저항 변화 메모리 공정 과정 27
5.2.2 SWCNTs 나노시트의 라만 분광법 30
5.2.3 SWCNTs 나노시트 기반의 저항 변화 메모리 측정 결과 31
5.3 SWCNTs 나노와이어 기반의 저항 변화 메모리 소자 구현 37
5.3.1 SWCNTs 나노와이어 기반의 저항 변화 메모리 공정 과정 37
5.3.2 SWCNTs 나노와이어 기반의 저항 변화 메모리 측정 결과 40
5.4 SWCNTs 기반의 저항 변화 메모리 요약 및 정리 42
제 6장 Pd-MoS2 스위칭 레이어 기반의 저항 변화 메모리 44
6.1 Pd 나노닷 임베디드 기술 구현 44
6.2 Pd-MoS2 스위칭 레이어 기반의 저항 변화 메모리 구현 47
6.2.1 Pd-MoS2 스위칭 레이어 기반의 저항 변화 메모리 공정 과정 47
6.2.2 MoS2 나노시트 라만 분광법 및 PL 분광법 49
6.2.3 Pd-MoS2 스위칭 레이어의 저항 변화 메커니즘 53
6.2.4 Pd-MoS2 스위칭 레이어 기반의 저항 변화 메모리 소자 측정 결과 54
6.3 Pd-MoS2 스위칭 레이어 기반의 저항 변화 메모리 요약 및 정리 57
제 7장 결론 58
참 고 문 헌 60
연 구 성 과 67
감사의 글 68
